74

(9) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59-114581

⑤ Int. Cl.³
G 09 G 1/02
G 06 F 3/14

識別記号

庁内整理番号 7923-5C 7060-5B 砂公開 昭和59年(1984)7月2日

発明の数 1 審査請求 未請求

(全 4 頁)

分ディスプレイ装置

20特

22出

願 昭57-224188

願 昭57(1982)12月21日

⑩発 明 者 鈴木仁

鎌倉市上町屋325番地三菱電機 株式会社計算機製作所内 ⑩発 明 者 小田勇介

鎌倉市上町屋325番地三菱電機 株式会社計算機製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

砂代 理 人 弁理士 葛野信一

外1名

明 細 書

/ 発明の名称 ディスプレイ装置

## 2.特許請求の範囲

複数のブレーンメモリを備えているラスタスキャン方式のデイスプレイ装置において、メモリセレクト機構を設け、該メモリセレクト機構により前配複数のブレーンメモリの内容を同時に、又は別々に表示することができるようにしたことを特徴とするディスプレイ装置。

3.発明の詳細な説明

(発明の技術分野)

本発明は、計算機システムにおいて、複数のブ レーンメモリの内容を表示させるラスタスキャン 方式のデイスブレイ装置に関するものである。

### (従来技術)

従来との種のディスプレイ装置としては、第 / 図に示すものが知られている。第 / 図は従来のディスプレイ装置を示すプロック構成図である。第 / 図において、 / はアドレス発生国路、 2 は発振器、3 は処理回路、 4 は第 / ブレーンメモリ、 5

は第2ブレーンメモリ、6はメモリアドレス切換 回路、7、8はビデオ変換回路、9はビデオ合成 回路、10は同期回路、11はCRT (プラウン管) 等の表示器、12は計算機である。

次に、上記第/図に示すプロック構成図の動作 **について説明する。アドレス発生回路!は発振器** 2からのクロックでリングカウンタを形成し、表 示アドレスと表示範囲アドレス以外を示すプラン キングアドレスをカウントする。今、カウントが 表示範囲アドレス時、アドレス発生回路/からの 表示範囲信号により、処理回路3は第1プレーン メモリ4及び第2ブレーンメモリまへメモリ・リ - ド信号を出力すると同時に、メモリアドレス切 換回路6に表示可能信号を出力する。この時、メ モリアドレス切換回路6はアドレス発生回路1か らの表示アドレスを出力し、メモリアドレスに対 応した表示アドレスによつて、第 / ブレーンメモ リ4及び第2ブレーンメモリまから表示データが 顧次に読み出される。第 / ブレーンメモリ 4 及び 第2ブレーンメモリミから読み出された表示デー

特別昭59-114581(2)

一方、カウントが表示範囲アドレス以外の時、アドレス発生回路 / は処理回路 3 ヘメモリ書込み可能信号を出力する。処理回路 3 は各第 / ブレーンメモリ 4 及び第 2 ブレーンメモリ 5 化メモリライト信号を、計算機/2 にデータ信号可能信号を、メモリアドレス切換回路 6 化メモリ書込み可能信号をそれぞれ出力する。この時、計算機/2 に送信データがある場合に、計算機/2 は、メモリアドレ

又は別々に表示することができるようにした構成を有し、表示させたくない面面のメモリをクリアすることなしに、表示させたい面面のみを表示器上に表示し得るようにしたディスプレイ装置を提供することを目的としている。

#### (発明の実施例)

以下、本発明の一実施例を図について説明する。 第2図は本発明の一実施例であるデイスブレイ装 置を示すプロック構成図で、第1図と同等部分に は同一符号を用いて表示してあり、その詳細な説 明は省略する。第2図において、第1図に示され る各ピデオ変換回路1、3とビデオ合成回路9の 間に追加して設けられた各アンドゲート13、14、 ビデオセレクタ13及びビデオ選択スイッチ14は、 本発明により新たに付加されたメモリセレクト機 構(メモリ選択機構)を構成している。その他の 構成は、上記第1図に示される構成のものとほぼ 同じである。

次に、上配第2図に示すプロック構成図の動作 について説明する。今、ビデオ選択スインテルに ス切換回路 6 を介して各第 / ブレーンメモリ 4 及び第 2 ブレーンメモリ 5 にメモリライトアドレスを出力する。これにより、各第 / ブレーンメモリ 4 及び第 2 ブレーンメモリ 5 には、計算機/2からの送信データが書き込まれる。

従来のデイスプレイ装置は以上のように構成されているので、第 / ブレーンメモリ 4 又は第 2 ブレーンメモリ 5 のいずれか一方の画面のみを表示器 11に表示させたい時には、表示させたくない画面のメモリをクリアすることが必要であり、また、再びもう一度上配両画面を重ね合わせた状態で画面を表示させたい時には、再度データをメモリに書き込まなければならないので、その操作がめんどうであるとともに、データ転送効率も低下するという欠点があつた。

#### (発明の概要)

本発明は上記のような従来のものの欠点を除去するためになされたもので、ディスプレイ装置に メモリセレクト機構を設け、このメモリセレクト 機構により複数のブレーンメモリの内容を同時に、

より第 / ブレーンメモリ 4 を指定すると、ビデオ セレクタ/3はアンドゲート/4のゲートを閉成して ビデオ変換回路 8 からの第 2 ブレーンビデオ信号 をビデオ合成回路 9 へ出力させないように使ったの 第 / ブレーンメモリ 4 から読れ信号 で変換され、アンドゲート/3を介してビデオ信号 成 は アンドゲート/4からビデオ信号が入力されないの アンドゲート/4からビデオ信号が入力されないの ボ / ブレーンメモリ 4 のみのデータが表示される。

また、ビデオ選択スイツチ/4化より第2ブレーンメモリ 5 を指定すれば、ビデオセレクタ/5はアンドゲート/3のゲートを閉成し、上記したと同様化して、表示器 / パレニンメモリ 5 のみの データが表示される。さらに、各第 / ブレーンメモリ 4 及び第2プレーンメモリ 5 の両方のメモリからのデータを重ね合わせて表示させたい時に

特開昭59-114581(3)

は、ビデオ選択スイツチ/6により各第 / ブレーンメモリ 4 と第 2 ブレーンメモリ 5 を指定すれば、上記したと同様に、ビデオ合成回路 9 では両方のビデオ信号が合成されて、表示器//には両方の各メモリのデータが重ね合わされた状態で表示される。

#### (発明の効果)

以上のように、本発明に係るデイスプレイ装置によれば、デイスプレイ装置にメモリセレクト機構を設けることにより、単にこのメモリセレクト機構の選択操作によつて、複数のプレーンメモリの内容を同時に、又は別々に表示することが、面面のように構成したので、表示させたくない面面のメモリをクリナすることなしに、表示させた。さらいると表示とで表示したのがあるというで、ないのデータの画面を消したり、なた再度表示したり、容易に表示器上に表示される各メモリセレクト機構の選択そのみにより、容易に表示器上に表示される各メモリセンを表示される各メモリークを必要が得られるという優れた効果を奏する

ものである。

## 4.図面の簡単な説明


第 / 図は従来のデイスブレイ装置を示すプロック構成図、第 2 図は本発明の一実施例であるデイスブレイ装置を示すプロック構成図である。

/…アドレス発生回路、2…発振器、3…処理回路、4…第/ブレーンメモリ、5…第2ブレーンメモリ、6…メモリアドレス切換回路、7、5…ビデオ変換回路、9…ビデオ合成回路、10…同期回路、11…表示器、12…計算機、13、14…アンドゲート、15…ビデオセレクタ、16…ビデオ選択スインチ。

なお、図中、同一符号は同一、又は相当部分を 示す。

代理人 茑 野 信 一

#### 第 | 図



# 特開昭59-114581(4)

